

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re Patent Application of:

Keisuke MURAYA, et al.

Application No.:

Group Art Unit:

Filed: February 19, 2004

Examiner:

For: APPARATUS FOR MEASURING VOLTAGE FLUCTUATION WAVEFORM IN  
SEMICONDUCTOR INTEGRATED CIRCUIT, AND SEMICONDUCTOR INTEGRATED CIRCUIT  
HAVING FUNCTION FOR MEASURING VOLTAGE FLUCTUATION WAVEFORM

**SUBMISSION OF CERTIFIED COPY OF PRIOR FOREIGN  
APPLICATION IN ACCORDANCE  
WITH THE REQUIREMENTS OF 37 C.F.R. § 1.55**

Commissioner for Patents  
PO Box 1450  
Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s)  
herewith a certified copy of the following foreign application:

Japanese Patent Application No(s). 2003-123654


Filed: April 28, 2003

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing  
date(s) as evidenced by the certified papers attached hereto, in accordance with the  
requirements of 35 U.S.C. § 119.

Respectfully submitted,

STAAS & HALSEY LLP

By:

  
Paul I. Kravetz  
Registration No. 35,230

Date: February 19, 2004

1201 New York Ave, N.W., Suite 700  
Washington, D.C. 20005  
Telephone: (202) 434-1500  
Facsimile: (202) 434-1501

日本国特許庁  
JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 2003年 4月28日  
Date of Application:

出願番号 特願2003-123654  
Application Number:


[ST. 10/C]: [JP 2003-123654]

出願人 富士通株式会社  
Applicant(s):

2003年12月 8日

特許庁長官  
Commissioner,  
Japan Patent Office

今井 康



出証番号 出証特2003-3101491

【書類名】 特許願

【整理番号】 0350109

【提出日】 平成15年 4月28日

【あて先】 特許庁長官殿

【国際特許分類】 G01R 31/28

【発明の名称】 半導体集積回路内電圧変動波形測定装置および電圧変動  
波形測定機能を有する半導体集積回路

【請求項の数】 5

【発明者】

    【住所又は居所】 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 富士通  
株式会社内

    【氏名】 村谷 恵介

【発明者】

    【住所又は居所】 神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号 富士通  
株式会社内

    【氏名】 小関 由知

【特許出願人】

    【識別番号】 000005223

    【氏名又は名称】 富士通株式会社

【代理人】

    【識別番号】 100092978

    【弁理士】

    【氏名又は名称】 真田 有

    【電話番号】 0422-21-4222

【手数料の表示】

    【予納台帳番号】 007696

    【納付金額】 21,000円

【提出物件の目録】

    【物件名】 明細書 1



【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9704824

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体集積回路内電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路

【特許請求の範囲】

【請求項 1】 半導体集積回路内において第 1 定格電源電圧で動作する機能回路の電源系統の電圧変動波形を測定するための電圧変動波形測定装置であって、

該半導体集積回路内において該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 2 定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、

該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出力端子と、

該電源系統波形変換回路と該電源系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された電源系統変動波形出力配線とをそなえて構成されたことを特徴とする、半導体集積回路内電圧変動波形測定装置。

【請求項 2】 該電源系統波形変換回路の接地系統と該機能回路の接地系統とを切り離すことにより、該電源系統波形変換回路が、該機能回路の電源系統に接続された外部供給電圧源の接地レベルに対する電位の変動波形を前記電源系統の電圧変動波形として、前記電流波形に変換することを特徴とする、請求項 1 に記載の半導体集積回路内電圧変動波形測定装置。

【請求項 3】 該電源系統波形変換回路の接地系統と該機能回路の接地系統とを接続することにより、該電源系統波形変換回路が、該機能回路の電源系統と接地系統との電位差の変動波形を前記電源系統の電圧変動波形として、前記電流波形に変換することを特徴とする、請求項 1 に記載の半導体集積回路内電圧変動波形測定装置。

【請求項 4】 半導体集積回路内において第 1 定格電源電圧で動作する機能回路の接地系統の電圧変動波形を測定するための電圧変動波形測定装置であって、

該半導体集積回路内において該機能回路の近傍に配置され、前記第 1 定格電源



電圧よりも高い第3定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、

該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、

該接地系統波形変換回路と該接地系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された接地系統変動波形出力配線とをそなえて構成されたことを特徴とする、半導体集積回路内電圧変動波形測定装置。

【請求項5】 第1定格電源電圧で動作する機能回路をそなえ、該機能回路の電源系統および接地系統の電圧変動波形をそれぞれ測定するための電圧変動波形測定機能を有する半導体集積回路であって、

該機能回路の近傍に配置され、前記第1定格電源電圧よりも高い第2定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、

該機能回路の近傍に配置され、前記第1定格電源電圧よりも高い第3定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、

該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出力端子と、

該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、

該電源系統波形変換回路と該電源系統変動波形出力端子とを接続する電源系統変動波形出力配線と、

該接地系統波形変換回路と該接地系統変動波形出力端子とを接続する接地系統変動波形出力配線とをそなえて構成されたことを特徴とする、電圧変動波形測定機能を有する半導体集積回路。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、CMOS (Complementary Metal Oxided Semiconductor) タイプの



半導体集積回路〔例えばマイクロプロセッサ等の機能を果たすLSI (Large Scale Integration)〕内において、動作中の特定回路近傍での電圧変動波形を測定するための技術に関する。

#### 【0002】

##### 【従来の技術】

近年のLSI開発では、動作速度の高速化に伴って消費電力の増加を招いており、電源設計過程での電源電圧変動のシミュレーション結果と実際のLSIでの電源電圧変動の測定結果とを比較・照合することが望まれている。

LSI内部において、動作している回路のごく近傍の電源電圧の変動波形を測定するには、FIB (Focused Ion Beam) などを用いて破壊検査を行なうか、もしくは、例えば下記特許文献1に開示されているごとく電源電位を直接測定するための観測用端子をそなえこの観測用端子を用いて測定を行なうかしている。

#### 【0003】

前者の破壊検査（前者の測定手法）では、例えば図15に示すように、FIBでLSI100の配線層101に加工を施すことにより、LSI100の最上面（パッド103をそなえる面）から、測定対象の動作回路102近傍における最下層の配線層（電源配線）101-1に到達するFIB加工穴104を形成し、その最下層の配線層101-1をメタル露出面104aとして露出させる。この後、EB（電子ビーム）をメタル露出面104aに照射しメタル露出面104aから返ってきた2次電子に基づいて動作回路102における電源電圧の変動波形の測定を行なっている。

#### 【0004】

なお、図15に示すLSI100において、配線層101は、6層のメタル配線層101-1～101-6から構成され、下層側から、x方向の配線層101-1, 101-3, 101-5とy方向の配線層101-2, 101-4, 101-6とが交互に配置されている。

#### 【0005】

一方、後者の、観測用端子を用いた測定（後者の測定手法）では、LSI最下層の測定対象回路の位置（最下層の配線）とLSI最上層の観測用端子（パッド



) の位置とを結ぶ配線設計を予め行なっておき、その観測用端子を通じて、測定対象回路近傍の電位を L S I 外部へ直接導き出し、電源電圧の変動波形を観測している。

【0 0 0 6】

【特許文献 1】

特開 2 0 0 1 - 5 9 8 5 5 号公報

【0 0 0 7】

【発明が解決しようとする課題】

ところで、近年の L S I 開発は、配線層数を増加させるとともに動作電圧を低電圧化する傾向にある。

配線層数が増加した場合、上述した前者の測定手法では、最下層の所望の電源配線を露出させることが困難になりつつある。例えば、図 1 5 に示す L S I 1 0 0 の配線層数は 6 であったが、図 1 6 に示すごとく、L S I 2 0 0 の配線層数が 1 0 になると、信号配線を避けつつ F I B 加工穴 2 0 4 を形成して、動作回路 2 0 2 に電源を供給する最下層の所望の電源配線（配線層 2 0 1 - 1）を露出させることは、極めて困難である。

【0 0 0 8】

図 1 6 に示す L S I 2 0 0 において、配線層 2 0 1 は、1 0 層のメタル配線 2 0 1 - 1 ~ 2 0 1 - 1 0 から構成されている。そして、F I B で L S I 2 0 0 の配線層 2 0 1 に加工を施すことにより、L S I 2 0 0 の最上面（パッド 2 0 3 をそなえる面）から、測定対象の動作回路 2 0 2 近傍における最下層の配線層（電源配線） 2 0 1 - 1 に到達する F I B 加工穴 2 0 4 を形成しようとしている。配線層数が多くなった場合、F I B 加工穴 2 0 4 を最下層の配線層 2 0 1 - 1 まで到達させるためには、最上層側における F I B 加工穴 2 0 4 の径をかなり大きくしなければならない。しかし、F I B 加工穴 2 0 4 の径が大きくなると、信号配線に影響を与える可能性が高くなり、F I B 加工穴 2 0 4 を最下層の配線層（電源配線） 2 0 1 - 1 に到達させることができず、上述したように、配線層 2 0 1 - 1 を露出させることは極めて困難である。従って、配線層数が多くなると、破壊検査では、電源電圧の変動波形を測定することが困難になる。





## 【0009】

一方、上述のごとく動作電圧の低電圧化が進んでいる現状にあつては変動量の絶対値が減少しているため、後者の測定手法では、電源電圧の変動を正確に測定することが困難である。特に、配線層数が増大し、最下層の電源配線の位置から最上層の観測用端子（パッド）の位置までの配線距離が長くなると、電源電圧の変動量を正確に取り出すことは、さらに困難になる。

## 【0010】

このように、LSIにおいて配線層数が多くなり且つ動作電圧が低電圧化されてくると、従来の測定手法では、LSIの電源電圧変動を測定することは困難になるため、電源設計過程での電源電圧変動のシミュレーション結果と実際のLSIでの電源電圧変動の測定結果とを比較・照合したいという要望に答えることができなくなる。

## 【0011】

本発明は、このような課題に鑑み創案されたもので、配線層数が多く且つ動作電圧が低電圧化された半導体集積回路であっても、その半導体集積回路にFIBなどで加工を施すことなく、つまり非破壊検査で、電源電圧の変動波形を正確に測定できるようにすることを目的とする。

## 【0012】

## 【課題を解決するための手段】

上記目的を達成するために、本発明の半導体集積回路内電圧変動波形測定装置（請求項1）は、半導体集積回路内において第1定格電源電圧で動作する機能回路の電源系統の電圧変動波形を測定するためのものであつて、該半導体集積回路内において該機能回路の近傍に配置され、前記第1定格電源電圧よりも高い第2定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出力端子と、該電源系統波形変換回路と該電源系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された電源系統変動波形出力配線とをそなえて構成されたことを特徴としている。

## 【0013】

このような電圧変動波形測定装置において、該電源系統波形変換回路の接地系統と該機能回路の接地系統とを切り離すことにより、該電源系統波形変換回路が、該機能回路の電源系統に接続された外部供給電圧源の接地レベルに対する電位の変動波形を前記電源系統の電圧変動波形として、前記電流波形に変換するように構成してもよいし（請求項2）、該電源系統波形変換回路の接地系統と該機能回路の接地系統とを接続することにより、該電源系統波形変換回路が、該機能回路の電源系統と接地系統との電位差の変動波形を前記電源系統の電圧変動波形として、前記電流波形に変換するように構成してもよい（請求項3）。

## 【0014】

また、本発明の半導体集積回路内電圧変動波形測定装置（請求項4）は、半導体集積回路内において第1定格電源電圧で動作する機能回路の接地系統の電圧変動波形を測定するためのものであって、該半導体集積回路内において該機能回路の近傍に配置され、前記第1定格電源電圧よりも高い第3定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、該接地系統波形変換回路と該接地系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された接地系統変動波形出力配線とをそなえて構成されたことを特徴としている。

## 【0015】

一方、本発明の電圧変動波形測定機能を有する半導体集積回路（請求項5）は、第1定格電源電圧で動作する機能回路をそなえ、該機能回路の電源系統および接地系統の電圧変動波形をそれぞれ測定するための電圧変動波形測定機能を有するものであって、該機能回路の近傍に配置され、前記第1定格電源電圧よりも高い第2定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、該機能回路の近傍に配置され、前記第1定格電源電圧よりも高い第3定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出



力端子と、該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、該電源系統波形変換回路と該電源系統変動波形出力端子とを接続する電源系統変動波形出力配線と、該接地系統波形変換回路と該接地系統変動波形出力端子とを接続する接地系統変動波形出力配線とをそなえて構成されたことを特徴としている。

【0016】

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を説明する。

〔1〕 本発明の原理構成

図1は本発明の半導体集積回路内電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路の原理構成を示すブロック図であり、この図1に示すLSI（半導体集積回路）1は、本来のLSI1としての機能を実現するための機能回路部10と、この機能回路部10における電圧変動波形（後述する機能回路11の電源系統および接地系統の電圧変動波形）を測定するための測定回路部（測定回路）20とを有している。

【0017】

機能回路部10は、第1定格電源電圧（例えば1.0V）で動作する低電源電圧系回路（機能回路）11を有し、この機能回路11は、接地系統1（GND=0V）および電源系統1（VDD1=1.0V）に接続されて動作するようになっている。

【0018】

測定回路部20は、電源系統波形変換回路21および接地系統波形変換回路22を有しており、これらの変換回路21、22を動作させるために、接地系統2（GND=0V）および電源系統2（VDD2=1.0V）が用意されている。なお、接地系統2と上述した機能回路11用の接地系統1とは、後述するごとく切り離されていてもよいし接続されていてもよく、これらの接地系統1、2を切り離した場合と接続した場合とでは、それぞれ、異なる作用効果（後述）を得ることができる。また、本実施形態において電源系統2と上述した機能回路11用の電源系統1とは別系統のものであり、この電源系統2としては、例えば図14

を参照しながら後述するごとく L S I 1 における I/O 回路用電源系統を用いることができる。

#### 【0019】

電源系統波形変換回路 2 1 は、機能回路 1 1 の近傍に配置されるとともに、上記接地系統 2 と機能回路 1 1 の電源系統 1 とに接続され、第 1 定格電源電圧 ( $V_{DD1} = 1.0 \text{ V}$ ) よりも高い第 2 定格電源電圧 (本実施形態では  $1.8 \text{ V}$ ) で動作して機能回路 1 1 の電源系統 1 の電圧変動波形を電流波形に変換して出力するものである。

#### 【0020】

接地系統波形変換回路 2 2 は、機能回路 1 1 の近傍に配置されるとともに、上記電源系統 2 と機能回路 1 1 の接地系統 1 とに接続され、第 1 定格電源電圧 ( $V_{DD1} = 1.0 \text{ V}$ ) よりも高い第 3 定格電源電圧 (本実施形態では  $1.8 \text{ V}$ ) で動作して機能回路 1 1 の接地系統 1 の電圧変動波形を電流波形に変換して出力するものである。

#### 【0021】

また、本実施形態の L S I 1 においては、図 1 (図 1 3) に示すように、電源系統波形変換回路 2 1 によって得られた電流波形を L S I 1 の外部に出力するための電源系統変動波形出力端子 (外部接続用パッド) 3 1 と、このパッド 3 1 と電源系統波形変換回路 2 1 とを接続すべく L S I 1 内に形成された電源系統変動波形出力配線 4 1 とがそなえられるとともに、接地系統波形変換回路 2 2 によって得られた電流波形を L S I 1 の外部に出力するための接地系統変動波形出力端子 (外部接続用パッド) 3 2 と、このパッド 3 2 と接地系統波形変換回路 2 2 とを接続すべく L S I 1 内に形成された接地系統変動波形出力配線 4 2 とがそなえられている。

#### 【0022】

### 〔2〕本実施形態の具体的な構成

次に、図 2 ～図 4 を参照しながら、本実施形態の電圧変動波形測定機能を有する L S I 1 (電源系統波形変換回路 2 1 および接地系統波形変換回路 2 2) の、より具体的な構成について説明する。ここで、図 2 は本実施形態における電源系



統波形変換回路 21 の構成を示す回路図、図 3 は本実施形態における接地系統波形変換回路 22 の構成を示す回路図、図 4 は本実施形態における電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路 (LSI1) の構成を示す回路図である。

#### 【0023】

変換回路 21, 22 では、機能回路部 10 で使用されている MOSFET (MOS 製電界効果トランジスタ) よりも高電圧 (1.8V) で動作する MOSFET が用いられる。

図 2 および図 4 に示すように、本実施形態の電源系統波形変換回路 21 としては n チャネルの MOSFET 21a のみが用いられ、この n チャネル MOSFET 21a のゲート端子 G が機能回路 11 の電源系統 1 ( $V_{DD1} = 1.0V$ ) に接続され、n チャネル MOSFET 21a のソース端子 S が接地系統 2 (GND) に接続され、n チャネル MOSFET 21a のドレイン端子 D が、配線 41, パッド 31 ( $V_{out}$  端子) および第 1 抵抗素子 (抵抗値  $R_{v1} = 200\Omega$ ) 51 を介して、LSI1 の外部における、前記第 2 定格電源電圧を与える電源系統 ( $V_{HH} = 1.8V$ ) に接続されている。なお、第 1 抵抗素子 51 は、LSI1 の外部において、パッド 31 と電源系統  $V_{HH}$  との間に介設されている。

#### 【0024】

このとき、電源系統波形変換回路 21 の接地系統 2 と機能回路 11 の接地系統 1 とを切り離すことにより、電源系統波形変換回路 21 (n チャネル MOSFET 21a) は、機能回路 11 の電源系統 1 に接続された外部供給電圧源の接地レベルに対する電位の変動波形を電源系統 1 の電圧変動波形として、電流波形に変換して出力することになる。これにより、機能回路 11 の電源系統 1 の電圧変動と機能回路の接地系統 1 の電圧変動とを、それぞれ電源系統波形変換回路 21 および接地系統波形変換回路 22 によって独立に変換・測定することができる。

#### 【0025】

これに対し、電源系統波形変換回路 21 の接地系統 2 と機能回路 11 の接地系統 1 とを接続することにより、電源系統波形変換回路 21 (n チャネル MOSFET 21a) は、機能回路 11 の電源系統 1 と接地系統 1 との電位差の変動波形

○

を電源系統1の電圧変動波形として、電流波形に変換して出力することになる。  
この場合、接地系統波形変換回路22を使用せず電源系統波形変換回路21のみを使用することになる。

## 【0026】

なお、電源系統波形変換回路21 (nチャネルMOSFET 21a) の接地系統2 (GND) と機能回路11の接地系統1 (GND) とを別系統とし、接地系統2 (GND) としてLSI1におけるI/O回路用電源系統を用いることもできる。

## 【0027】

図3および図4に示すように、本実施形態の接地系統波形変換回路22としてはpチャネルのMOSFET 22aのみが用いられ、このpチャネルMOSFET 22aのゲート端子Gが機能回路11の接地系統1 (GND) に接続され、pチャネルMOSFET 22aのドレイン端子Dが電源系統2 ( $V_{DD2} = 1.0$  V) に接続され、pチャネルMOSFET 22aのソース端子Sが、配線42、パッド32 (G\_out端子) および第2抵抗素子 (抵抗値  $R_{g1} = 100\ \Omega$ ) 52を介して、LSI1の外部における、前記第3定格電源電圧を与える電源系統 (負電位である  $V_{LL} = -0.8$  V) に接続されている。なお、第2抵抗素子52は、LSI1の外部において、パッド32と電源系統  $V_{LL}$  との間に介設されている。

## 【0028】

なお、図4に示すように、接地系統波形変換回路22の電源系統2と機能回路11の電源系統1とを切り離して別系統とすることにより、接地系統波形変換回路22 (pチャネルMOSFET 22a) は、機能回路11に接続された外部供給電圧源の電源レベルに対する電位の変動波形を接地系統1の電圧変動波形として、電流波形に変換して出力することになる。これにより、機能回路11の電源系統1の電圧変動と機能回路の接地系統1の電圧変動とを、それぞれ電源系統波形変換回路21および接地系統波形変換回路22によって独立に変換・測定することができる。

## 【0029】



これに対し、接地系統波形変換回路 22 の電源系統 2 と機能回路 11 の電源系統 1 とを接続することにより、接地系統波形変換回路 22 (p チャンネル MOSFET 22a) は、機能回路 11 の電源系統 1 と接地系統 1 との電位差の変動波形を接地系統 1 の電圧変動波形として、電流波形に変換して出力することになる。この場合、電源系統波形変換回路 21 を使用せず接地系統波形変換回路 22 のみを使用することになる。

#### 【0030】

また、図 4 に示すように、接地系統波形変換回路 22 (p チャンネル MOSFET 22a) の電源系統 2 ( $V_{DD2} = 1.0\text{ V}$ ) と機能回路 11 の電源系統 1 ( $V_{DD1} = 1.0\text{ V}$ ) とは別系統になっており、機能回路 11 の電源系統 1 としては通常のものが用いられるが、電源系統 2 ( $V_{DD2} = 1.0\text{ V}$ ) としては、例えば図 14 を参照しながら後述するごとく LSI 1 における I/O 回路用電源系統を用いることもできる。

#### 【0031】

以下に、上述のごとく構成された本実施形態の測定装置による電圧変動波形測定の妥当性を、変換原理、測定回路設計手法、測定シミュレーション、検証シミュレーションの観点から説明する。

#### 〔3〕測定原理 (変換原理)

ここでは、図 4 に示した回路の測定原理について、図 5 を参照しながら説明する。なお、図 5 は本実施形態における電源系統波形変換回路 21 を構成する n チャンネル MOSFET 21a の  $V_{gs} - I_{ds}$  特性曲線 ( $V_{gs}$ : ゲート・ソース電圧,  $I_{ds}$ : ドレイン電流) を示すグラフである。

#### 【0032】

図 4 に示した測定装置では、機能回路 11 における MOSFET (図示省略) の定格電源電圧 (第 1 定格電源電圧) が  $1.0\text{ V}$  ( $V_{DD1}$ ) で、変換回路 21 における n チャンネル MOSFET 21a の定格電源電圧 (第 2 定格電源電圧) が  $1.8\text{ V}$  ( $V_{HH}$ ) であり、変換回路 21 における n チャンネル MOSFET 21a は  $V_{ds}$  (ドレイン・ソース電圧) =  $V_{gs}$  (ゲート・ソース電圧) =  $0 \sim V_{HH}$  ( $1.8\text{ V}$ ) の動作範囲を有している。

## 【0033】

このようなnチャネルMOSFET 21aの $V_{gs}$ — $I_{ds}$ 特性をプロットすると、図5に示すような特性曲線になり、その特性曲線は、ゲート・ソース電圧値 $V_{gs}$ がある程度の値( $V_{gs\_min}$ )を超えたところで、ドレイン電流値 $I_{ds}$ が線形に延びていく特徴を有している。ドレイン・ソース電圧値 $V_{ds}=V_{HH}$ のとき、 $I_{ds}$ は $I_{ds\_sat}$ まで延びていくが、 $V_{ds}<V_{HH}$ の条件下では、 $I_{ds}$ は $I_{ds\_sat}$ に届かずに飽和する。ただし、 $V_{ds}<V_{HH}$ であっても、飽和するまでは同一の特性曲線を形成する特性を有している。このような特性から、 $V_{ds}<V_{HH}$ の場合に、変換回路21のnチャネルMOSFET 21aの $V_{gs}$ — $I_{ds}$ 特性曲線は、 $V_{gs}$ がある程度以上の値から $I_{ds}$ が飽和する直前までの間、 $V_{ds}$ の値によらずに同一の線形領域(線形部分)を有することがわかる。

## 【0034】

ここで、図5に示すように、 $I_{ds}$ が線形に変化し始めるときの $V_{gs}$ の値を $V_{gs\_min}$ 、線形領域が終わるときの $V_{gs}$ の値を $V_{gs\_max}$ として、 $V_{DD1}$ (電源系統1の電圧値)を中心とした変動量 $\pm \Delta V_m$ が $V_{gs\_min} \sim V_{gs\_max}$ 内に入るように $\Delta V_m$ を決定し、 $V_{gs}$ を $V_{DD1} \pm \Delta V_m$ の範囲内で変調させると、 $V_{gs}$ の変動は $I_{ds}$ に歪むことなく写像される。

## 【0035】

## 〔4〕測定シミュレーション

次に、図6～図11を参照しながら、本実施形態の測定回路21, 22による測定シミュレーションについて説明する。

図6はシミュレーション対象回路(本実施形態の電圧変動波形測定機能を有するLSIの等価回路)を示す回路図であり、この図6に示すシミュレーション対象回路では、測定回路部20(変換回路21, 22)がそなえられるとともに、変換回路21, 22以外の部分(機能回路部10等)が等価回路(下層配線寄生LRC, 上層配線寄生LRCおよびパッケージ寄生LRC)として与えられている。そして、機能回路部10の電源系統1( $V_{DD1}$ )と接地系統1( $GND$ )との間にノイズ源がそなえられている。ノイズ源としては電流源が用いられ、このノイズ源により、回路(LSI1)が動作したときの消費電流波形を設定する



ことで、電源配線の電圧にノイズ波形が与えられ、そのノイズ波形を変換回路 21, 22 によって測定するシミュレーションを行なう。

#### 【0036】

なお、図 6 に示すシミュレーション対象回路では、機能回路部 10 の接地系統 1 (GND) と測定回路部 20 の接地系統 2 (GND) とが切り離されており、第 1 抵抗素子 51 の抵抗値  $R_{v1} = 243 \Omega$ 、第 2 抵抗素子 52 の抵抗値  $R_{g1} = 83 \Omega$  とする。また、ノイズ源の近くの配線インダクタンスは、 $dI/dt$  ノイズが出やすいよう、大きめに設定されている。

#### 【0037】

図 7 は図 6 に示す回路の電源/GND 系インピーダンス周波数特性を示すグラフであり、この図 7 ではノイズ源の両端から見た電源系のインピーダンスカーブ (VDD Impedance & GND Impedance) が示されている。図 7 に示すように、VDD1, GND の配線自体は低周波領域でそれぞれ  $8 \Omega$  のインピーダンスを有し、VDD1-GND 間のインピーダンス (V-G Impedance) は  $0 \Omega$  に近い。そして、VDD1-GND 間インピーダンスは、 $30 \text{ MHz}$  あたりから上昇し始め、 $20 \text{ GHz}$  近辺と  $400 \text{ GHz}$  近辺とに共振点を有している。電源ノイズは動作周波数の通倍のノイズ周波数成分を考慮する必要があり、変換回路 21, 22 の追従性能は動作周波数よりも高い周波数帯域まで要求される。

#### 【0038】

図 8 は、 $30 \text{ MHz}$  正弦波ノイズに対する、図 6 に示す回路による波形測定シミュレーション結果を示すグラフである。この図 8 では、VDD1 ( $1 \text{ V}$ ) および GND のそれぞれに、振幅  $300 \text{ mV}$  で周波数  $30 \text{ MHz}$  の正弦波ノイズが乗ったときの波形 (VDD Noise Waveform & GND Noise Waveform) および変換回路 21, 22 の出力波形 (VDD Observed Waveform & GND Observed Waveform) が示されている。測定シミュレーション結果は、V\_out 端子および G\_out 端子の電圧を測定することによって得られる。VDD1  $\pm 300 \text{ mV}$  の設定が、図 5 における  $V_{gs\_min}$ ,  $V_{gs\_max}$  を少し超えており、線形性の確保が十分でないため、図 8 に示す出力波形は若干歪んでいる。

#### 【0039】

図9は、3GHz正弦波ノイズに対する、図6に示す回路による波形測定シミュレーション結果を示すグラフである。この図9では、VDD1 (1V) およびGNDのそれぞれに、振幅180mVで周波数3GHzの正弦波ノイズが乗ったときの波形 (VDD Noise Waveform & GND Noise Waveform) および変換回路21, 22の出力波形 (VDD Observed Waveform & GND Observed Waveform) が示されている。ここでも、測定シミュレーション結果は、V\_out端子およびG\_out端子の電圧を測定することによって得られる。この図9に示す測定シミュレーション結果の出力波形は良好である。

#### 【0040】

図10は、3GHzパルスノイズに対する、図6に示す回路による波形測定シミュレーション結果を示すグラフである。この図10では、VDD1 (1V) およびGNDのそれぞれに、振幅300mVで周波数3GHzのパルスノイズが乗ったときの波形 (VDD Noise Waveform & GND Noise Waveform) および変換回路21, 22の出力波形 (VDD Observed Waveform & GND Observed Waveform) が示されている。ここでも、測定シミュレーション結果は、V\_out端子およびG\_out端子の電圧を測定することによって得られる。パルス波形は広い周波数帯域を含んだ複合波形と考えてよく、立上り・立下り時の急峻な変化に対応した細かな変動波形には変換回路21, 22が追従できていないが、それ以外の出力波形は良好である。図6に示すシミュレーション対象回路は急峻な立上り・立下りに対して過敏に変化するように、回路パラメータを設定してあるので、変換回路21, 22の追従性能による限界が存在することがわかる。

#### 【0041】

なお、図6～図10に示す測定シミュレーションでは、接地系統 (GND) のための変換回路22がpチャネルMOSFET22aを用いて構成されているので、その出力電流 (0.4～0.6mA) は、nチャネルMOSFET21aの出力電流 (およそ1mA) よりも弱くなっている。ここでは、nチャネルMOSFET21aおよびpチャネルMOSFET22aが同じサイズ (ゲート幅のサイズが同じもの) のものであるとしてシミュレーションを行なっているので、接地系統の測定結果は電源系統の測定結果のおよそ半分になっている。このため、



実際には、変換回路 22 の p チャネル MOSFET 22a のゲート幅 W を、変換回路 21 の n チャネル MOSFET 21a のゲート幅 W のおよそ 2 倍に設定することが望ましい。

【0042】

#### 〔5〕 検証シミュレーション

図 11 は図 10 に示す入力波形／測定波形の高速フーリエ変換結果を示すグラフである。この図 11 に示すように、入力波形 (FFT-Input Waveform) は、パルス周期の奇数倍の周波数成分を含んでいるのに対し、出力波形 (FFT-Output Waveform) は、入力波形と同じ強さの奇数倍の周波数成分と弱い偶数倍の周波数成分とを含んでいる。偶数倍の周波数成分は、波形の歪みを示すものであるが、奇数倍の成分に比べて弱いため、総じては問題無いレベルで写像できていると判断してよい。

【0043】

#### 〔6〕 具体的な適用態様

上述のように、機能回路部 10 の MOSFET よりも動作電圧の高い MOSFET 21a, 22a を用いることにより、機能回路部 10 の電圧変動波形を LSI 1 の外部へ取り出せることが示された。

【0044】

本実施形態における機能回路部 10 の MOSFET と測定回路部 20 の MOSFET 21a, 22a とは、一般的なマイクロプロセッサ LSI に標準的に用いられている、コア (CORE) 回路部 1b (図 12～図 14 参照) の MOSFET と I/O 回路部 1a (図 12～図 14 参照) の MOSFET とにそれぞれ対応させることができる。従って、そのような LSI 1 においては、図 12 および図 13 に示すように、プロセス技術および回路技術に影響無く本発明を適用することができる。

【0045】

さらに、図 14 に示すように、I/O 回路部 1a の電源系 (I/O 回路電源配線 1h) を測定回路部 20 の電源系 (測定回路電源配線 1f) と共用することにより、測定回路部 20 (変換回路 22) の電源を外部から供給するための端子を

○  
別途設ける必要がなくなる。

また、コア回路部 1 b と I/O 回路部 1 a とが同じ酸化膜厚の MOSFET で構成されている LSI [下記実施態様 (1) の LSI] においては、変換回路 2 1, 2 2 を構成すべく高電圧動作が可能な旧世代の MOSFET を追加することによって、本発明の適用が可能になる。

#### 【0046】

なお、図 1 2 は、本発明による電圧変動波形測定手法を適用された LSI (特に I/O 回路部 1 a の MOSFET がコア回路部 1 b の MOSFET よりも高電圧で動作する LSI 1) を模式的に示す斜視図、図 1 3 は図 1 2 に示す LSI 1 の要部を拡大して模式的に示す平面図、図 1 4 は、図 1 2 および図 1 3 に示す LSI 1 において I/O 回路部 1 a の電源系統と測定回路部 2 0 (変換回路 2 1, 2 2) の電源系統とを共用した例を模式的に示す斜視図である。これらの図 1 2 ~ 図 1 4 において、符号 1 c は機能回路ブロック (機能回路部 1 0 に対応)、1 d は上層電源配線、1 e は下層電源配線、1 g は V I A である。

#### 【0047】

高電圧で動作する MOSFET には、世代の古い MOSFET 技術 (ゲート長および酸化膜厚) を適用することが好ましい。最新世代の MOSFET では、最短ゲート長  $L_g$  での  $V_{gs} - I_{ds}$  特性曲線の傾きが  $V_{ds}$  に依存して大きく変化するので、最新世代の MOSFET がたとえ高電圧で動作したとしても、その MOSFET を変換回路 2 1, 2 2 に使用することはできない。この現象は短チャネル効果によるものであり、この現象が起きないようにゲート長  $L_g$  を長くする必要があるが、長くしすぎると  $I_{ds}$  が減少したり、チャネル抵抗の増加により  $V_{gs}$  変動に対する追従性能を損なったりすることになるので、なるべくゲート長  $L_g$  を短くすることが望ましい。旧世代の MOSFET の最小ゲート長を  $L_{g\_old}$  とすると、最新世代のチャネル形成プロセス技術は、 $L_{g\_old}$  においては短チャネル効果をより良く抑えることができるので、変換回路 2 1, 2 2 の MOSFET 2 1 a, 2 2 a としては、旧世代の MOSFET をゲート長  $L_{g\_old}$  で使用したものをを用いる方が経験的にもコスト的にも効率が良い。

#### 【0048】

上記の説明から、本実施形態の電圧波形測定装置（変換回路 21, 22）を内蔵した LSI 1 は、以下のような実施態様（1）～（3）をとりうる。

（1）1 種類の酸化膜厚を有する MOSFET（旧世代の MOSFET）で構成された LSI に高電圧動作が可能な MOSFET を追加し、その MOSFET を変換回路 21, 22 に適用した、電圧変動波形測定機能を内蔵した LSI。

（2）2 種類の酸化膜厚を有する MOSFET で構成された LSI（最新世代の MOSFET）において、高電圧動作が可能な MOSFET を変換回路 21, 22 に適用した、電圧変動波形測定機能を内蔵した LSI。

#### 【0049】

（3）図 14 に示すごとく、上記実施態様（2）の LSI において、高電圧動作 MOSFET 22a の電源配線 1f を I/O 回路電源配線 1h に接続し、この電源配線 1h を I/O 回路部 1a の電源系および MOSFET 22a の電源系統 2 として用い、I/O 回路電源配線 1h の電源電圧を切替・変換して MOSFET 22a 用の電源電圧を生成し、変換回路 22 を動作させる仕組みを有する、電圧変動波形測定機能を内蔵した LSI。

#### 【0050】

##### 〔7〕本実施形態の作用効果

このように、本発明の一実施形態によれば、低電圧で動作する機能回路 11 の電源系統／接地系統の電圧変動波形が、所望の観測ポイントの近傍で電流波形に変換されてから、LSI 1 の外部へ取り出されるので、配線層数が多く且つ動作電圧が低電圧化された LSI 1 であっても、その LSI 1 に FIB など加工を施すことなく、つまり加工を伴わない非破壊検査方式で、電圧変動波形を正確に測定することができる。従って、電源設計過程での電源電圧変動のシミュレーション結果と実際の LSI 1 での電源電圧変動の測定結果との比較・照合を実現したいという要望に確実に答えることができる。

#### 【0051】

また、電源系統波形変換回路 21 の接地系統 2 と機能回路 11 の接地系統 1 とを切り離すことにより、機能回路 11 の電源系統 1 に接続された外部供給電圧源の接地レベルに対する電位の変動波形が電流波形に変換されて LSI 1 の外部に

取り出され、その電位の変動波形を正確に測定することができる。図 4 に示す測定装置では、上述のように接地系統 1 と接地系統 2 とを切り離すことで、変換回路 21, 22 により機能回路 11 の電源系統 1 および接地系統 1 それぞれの電位（電圧変動波形）を別々に測定することができる。

#### 【0052】

一方、電源系統波形変換回路 21 の接地系統 2 と機能回路 11 の接地系統 1 とを接続することにより、機能回路 11 の電源系統 1 と接地系統 1 との電位差の変動波形が電流波形に変換されて LSI 1 の外部に取り出され、その電位差の変動波形を正確に測定することができる。

#### 【0053】

さらに、パッド 31, 32 を、LSI 1 の外部における、機能回路 11 の第 1 定格電源電圧よりも高い第 2 定格電源電圧／第 3 定格電源電圧を与える電源系統に、抵抗素子 51, 52 を介して接続することにより、変動波形（電流波形）を適当な抵抗分圧比によって拡大して測定することができる。また、電源系統波形変換回路 21 内の n チャンネル MOSFET 21a, 接地系統波形変換回路 22 内の p チャンネル MOSFET 22a のトランジスタサイズ、および、抵抗素子 51, 52 の抵抗値を調整することで電流変換感度を調節することが可能であり、世代とともに LSI 1 の低電圧化が進み変動量の絶対値が低下しても、本発明は、その LSI 1 における電圧変動波形の測定に有効に適用される。

#### 【0054】

##### 〔8〕その他

なお、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。

例えば、上述した実施形態では、LSI 1 に変換回路 21, 22 の両方をそなえた場合について説明したが、変換回路 21, 22 のいずれか一方のみをそなえるように構成してもよい。

#### 【0055】

##### 〔9〕付記

（付記 1） 半導体集積回路内において第 1 定格電源電圧で動作する機能回



路の電源系統の電圧変動波形を測定するための電圧変動波形測定装置であって、

該半導体集積回路内において該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 2 定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、

該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出力端子と、

該電源系統波形変換回路と該電源系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された電源系統変動波形出力配線とをそなえて構成されたことを特徴とする、半導体集積回路内電圧変動波形測定装置。

#### 【 0 0 5 6 】

(付記 2) 該電源系統波形変換回路の接地系統と該機能回路の接地系統とを切り離すことにより、該電源系統波形変換回路が、該機能回路の電源系統に接続された外部供給電圧源の接地レベルに対する電位の変動波形を前記電源系統の電圧変動波形として、前記電流波形に変換することを特徴とする、付記 1 に記載の半導体集積回路内電圧変動波形測定装置。

#### 【 0 0 5 7 】

(付記 3) 該電源系統波形変換回路の接地系統として、該半導体集積回路における I / O 回路用接地系統を用いることを特徴とする、付記 1 に記載の半導体集積回路内電圧変動波形測定装置。

(付記 4) 該電源系統波形変換回路の接地系統と該機能回路の接地系統とを接続することにより、該電源系統波形変換回路が、該機能回路の電源系統と接地系統との電位差の変動波形を前記電源系統の電圧変動波形として、前記電流波形に変換することを特徴とする、付記 1 に記載の半導体集積回路内電圧変動波形測定装置。

#### 【 0 0 5 8 】

(付記 5) 該電源系統波形変換回路が n チャネル MOS F E T であり、該 n チャネル MOS F E T のゲート端子が該機能回路の電源系統に接続され、該 n チャネル MOS F E T のソース端子が該電源系統波形変換回路の接地系統に接続され、該 n チャネル MOS F E T のドレイン端子が該電源系統変動波形出力配線



を介して該電源系統変動波形出力端子に接続されていることを特徴とする、付記 1～付記 4 のいずれか一つに記載の半導体集積回路内電圧変動波形測定装置。

【0059】

(付記 6) 該電源系統変動波形出力端子が、該半導体集積回路の外部における、前記第 2 定格電源電圧を与える電源系統に接続されていることを特徴とする、付記 1～付記 5 のいずれか一つに記載の半導体集積回路内電圧変動波形測定装置。

(付記 7) 該電源系統変動波形出力端子と前記第 2 定格電源電圧を与える電源系統との間に、第 1 の所定抵抗値を有する第 1 抵抗素子が介設されていることを特徴とする、付記 6 に記載の半導体集積回路内電圧変動波形測定装置。

【0060】

(付記 8) 半導体集積回路内において第 1 定格電源電圧で動作する機能回路の接地系統の電圧変動波形を測定するための電圧変動波形測定装置であって、

該半導体集積回路内において該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 3 定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、

該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、

該接地系統波形変換回路と該接地系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された接地系統変動波形出力配線とをそなえて構成されたことを特徴とする、半導体集積回路内電圧変動波形測定装置。

【0061】

(付記 9) 該接地系統波形変換回路が、該機能回路の電源系統とは別系統の電源系統に接続されて動作することを特徴とする、付記 8 に記載の半導体集積回路内電圧変動波形測定装置。

(付記 10) 該接地系統波形変換回路に接続された前記電源系統として、該半導体集積回路における I/O 回路用電源系統を用いることを特徴とする、付記 9 に記載の半導体集積回路内電圧変動波形測定装置。

【0062】





(付記 1 1) 該接地系統波形変換回路の電源系統と該機能回路の電源系統とを接続することにより、該接地系統波形変換回路が、該機能回路の電源系統と接地系統との電位差の変動波形を前記接地系統の電圧変動波形として、前記電流波形に変換することを特徴とする、付記 8 に記載の半導体集積回路内電圧変動波形測定装置。

【0063】

(付記 1 2) 該接地系統波形変換回路が p チャネル MOSFET であり、該 p チャネル MOSFET のゲート端子が該機能回路の接地系統に接続され、該 p チャネル MOSFET のドレイン端子が該接地系統波形変換回路の前記電源系統に接続され、該 p チャネル MOSFET のソース端子が該接地系統変動波形出力配線を介して該接地系統変動波形出力端子に接続されていることを特徴とする、付記 8 ～付記 1 1 のいずれか一つに記載の半導体集積回路内電圧変動波形測定装置。

【0064】

(付記 1 3) 該接地系統変動波形出力端子が、該半導体集積回路の外部における、前記第 3 定格電源電圧を与える電源系統に接続されていることを特徴とする、付記 8 ～付記 1 2 のいずれか一つに記載の半導体集積回路内電圧変動波形測定装置。

(付記 1 4) 該電源系統変動波形出力端子と前記第 3 定格電源電圧を与える電源系統との間に、第 2 の所定抵抗値を有する第 2 抵抗素子が介設されていることを特徴とする、付記 1 3 記載の半導体集積回路内電圧変動波形測定装置。

【0065】

(付記 1 5) 半導体集積回路内において第 1 定格電源電圧で動作する機能回路の電源系統および接地系統の電圧変動波形をそれぞれ測定するための電圧変動波形測定装置であって、

該半導体集積回路内において該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 2 定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、

該半導体集積回路内において該機能回路の近傍に配置され、前記第 1 定格電源

電圧よりも高い第3定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、

該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出力端子と、

該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、

該電源系統波形変換回路と該電源系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された電源系統変動波形出力配線と、

該接地系統波形変換回路と該接地系統変動波形出力端子とを接続すべく該半導体集積回路内に形成された接地系統変動波形出力配線とをそなえて構成されたことを特徴とする、半導体集積回路内電圧変動波形測定装置。

#### 【0066】

(付記16) 該電源系統波形変換回路の接地系統と該機能回路の接地系統とを切り離すことにより、該電源系統波形変換回路が、該機能回路の電源系統に接続された外部供給電圧源の接地レベルに対する電位の変動波形を前記電源系統の電圧変動波形として、前記電流波形に変換することを特徴とする、付記15に記載の半導体集積回路内電圧変動波形測定装置。

#### 【0067】

(付記17) 該接地系統波形変換回路が、該機能回路の電源系統とは別系統の電源系統に接続されて動作することを特徴とする、付記15または付記16に記載の半導体集積回路内電圧変動波形測定装置。

(付記18) 該接地系統波形変換回路に接続された前記電源系統として、該半導体集積回路におけるI/O回路用電源系統を用いることを特徴とする、付記17に記載の半導体集積回路内電圧変動波形測定装置。

#### 【0068】

(付記19) 該電源系統波形変換回路がnチャネルMOSFETであり、該nチャネルMOSFETのゲート端子が該機能回路の電源系統に接続され、該nチャネルMOSFETのソース端子が該電源系統波形変換回路の接地系統に接続され、該nチャネルMOSFETのドレイン端子が該電源系統変動波形出力配

線を介して該電源系統変動波形出力端子に接続され、

該接地系統波形変換回路が p チャンネル MOSFET であり、該 p チャンネル MOSFET のゲート端子が該機能回路の接地系統に接続され、該 p チャンネル MOSFET のドレイン端子が該接地系統波形変換回路の前記電源系統に接続され、該 p チャンネル MOSFET のソース端子が該接地系統変動波形出力配線を介して該接地系統変動波形出力端子に接続されていることを特徴とする、付記 15～付記 18 のいずれか一つに記載の半導体集積回路内電圧変動波形測定装置。

【0069】

(付記 20) 該電源系統変動波形出力端子が、該半導体集積回路の外部における、前記第 2 定格電源電圧を与える電源系統に接続されるとともに、

該接地系統変動波形出力端子が、該半導体集積回路の外部における、前記第 3 定格電源電圧を与える電源系統に接続されていることを特徴とする、付記 15～付記 19 のいずれか一つに記載の半導体集積回路内電圧変動波形測定装置。

【0070】

(付記 21) 該電源系統変動波形出力端子と前記第 2 定格電源電圧を与える電源系統との間に、第 1 の所定抵抗値を有する第 1 抵抗素子が介設されるとともに、

該電源系統変動波形出力端子と前記第 3 定格電源電圧を与える電源系統との間に、第 2 の所定抵抗値を有する第 2 抵抗素子が介設されていることを特徴とする、付記 20 に記載の半導体集積回路内電圧変動波形測定装置。

【0071】

(付記 22) 第 1 定格電源電圧で動作する機能回路をそなえ、該機能回路の電源系統の電圧変動波形を測定するための電圧変動波形測定機能を有する半導体集積回路であって、

該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 2 定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、

該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出力端子と、

該電源系統波形変換回路と該電源系統変動波形出力端子とを接続する電源系統変動波形出力配線とをそなえて構成されたことを特徴とする、電圧変動波形測定機能を有する半導体集積回路。

【 0 0 7 2 】

(付記 2 3) 第 1 定格電源電圧で動作する機能回路をそなえ、該機能回路の接地系統の電圧変動波形を測定するための電圧変動波形測定機能を有する半導体集積回路であって、

該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 3 定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、

該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、

該接地系統波形変換回路と該接地系統変動波形出力端子とを接続する接地系統変動波形出力配線とをそなえて構成されたことを特徴とする、電圧変動波形測定機能を有する半導体集積回路。

【 0 0 7 3 】

(付記 2 4) 第 1 定格電源電圧で動作する機能回路をそなえ、該機能回路の電源系統および接地系統の電圧変動波形をそれぞれ測定するための電圧変動波形測定機能を有する半導体集積回路であって、

該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 2 定格電源電圧で動作して前記電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路と、

該機能回路の近傍に配置され、前記第 1 定格電源電圧よりも高い第 3 定格電源電圧で動作して前記接地系統の電圧変動波形を電流波形に変換する接地系統波形変換回路と、

該電源系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための電源系統変動波形出力端子と、

該接地系統波形変換回路によって得られた前記電流波形を該半導体集積回路の外部に出力するための接地系統変動波形出力端子と、

○  
該電源系統波形変換回路と該電源系統変動波形出力端子とを接続する電源系統変動波形出力配線と、

該接地系統波形変換回路と該接地系統変動波形出力端子とを接続する接地系統変動波形出力配線とをそなえて構成されたことを特徴とする、電圧変動波形測定機能を有する半導体集積回路。

【0074】

【発明の効果】

以上詳述したように、本発明の半導体集積回路内電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路によれば、以下のような効果ないし利点を得ることができる。

(1) 低電圧で動作する機能回路の電源系統／接地系統の電圧変動波形が、所望の観測ポイントの近傍で電流波形に変換されてから、半導体集積回路外部へ取り出されるので、配線層数が多く且つ動作電圧が低電圧化された半導体集積回路であっても、その半導体集積回路にFIBなどで加工を施すことなく、つまり加工を伴わない非破壊検査で電圧変動波形を正確に測定することができる。従って、電源設計過程での電源電圧変動のシミュレーション結果と実際のLSIでの電源電圧変動の測定結果との比較・照合を実現したいという要望に確実に答えることができる。

【0075】

(2) 電源系統波形変換回路の接地系統と機能回路の接地系統とを切り離すことにより、機能回路の電源系統に接続された外部供給電圧源の接地レベルに対する電位の変動波形が電流波形に変換されて半導体集積回路外部に取り出され、その電位の変動波形を正確に測定することができる。

(3) 電源系統波形変換回路の接地系統と該機能回路の接地系統とを接続することにより、機能回路の電源系統と接地系統との電位差の変動波形が電流波形に変換されて半導体集積回路外部に取り出され、その電位差の変動波形を正確に測定することができる。

【0076】

(4) 電源系統変動波形出力端子／接地系統変動波形出力端子を、半導体集積

回路外部における、機能回路の第1定格電源電圧よりも高い第2定格電源電圧／第3定格電源電圧を与える電源系統に、抵抗素子を介して接続することにより、変動波形（電流波形）を適当な抵抗分圧比によって拡大して測定することができる。また、抵抗素子の抵抗値を調整することで電流変換感度を調節することが可能であり、世代とともに半導体集積回路の低電圧化が進み変動量の絶対値が低下しても、本発明は、その半導体集積回路における電圧変動波形の測定に有効に適用される。

【図面の簡単な説明】

【図1】

本発明の半導体集積回路内電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路の原理構成を示すブロック図である。

【図2】

本実施形態における電源系統波形変換回路の構成を示す回路図である。

【図3】

本実施形態における接地系統波形変換回路の構成を示す回路図である。

【図4】

本実施形態における半導体集積回路内電圧変動波形測定装置および電圧変動波形測定機能を有する半導体集積回路の構成を示す回路図である。

【図5】

本実施形態における電源系統波形変換回路を構成するnチャンネルMOSFETの $V_{gs}-I_{ds}$ 特性曲線を示すグラフである。

【図6】

シミュレーション対象回路（本実施形態の電圧変動波形測定機能を有するLSIの等価回路）を示す回路図である。

【図7】

図6に示す回路の電源／GND系インピーダンス周波数特性を示すグラフである。

【図8】

30MHz正弦波ノイズに対する、図6に示す回路による波形測定シミュレー

ション結果を示すグラフである。

【図 9】

3GHz 正弦波ノイズに対する、図 6 に示す回路による波形測定シミュレーション結果を示すグラフである。

【図 10】

3GHz パルスノイズに対する、図 6 に示す回路による波形測定シミュレーション結果を示すグラフである。

【図 11】

図 10 に示す入力波形／測定波形の高速フーリエ変換結果を示すグラフである。

【図 12】

本発明による電圧変動波形測定手法を適用された LSI（特に I/O 回路部の MOSFET がコア回路部の MOSFET よりも高電圧で動作する LSI）を模式的に示す斜視図である。

【図 13】

図 12 に示す LSI の要部を拡大して模式的に示す平面図である。

【図 14】

図 12 および図 13 に示す LSI において I/O 回路部の電源系統と測定回路部の電源系統とを共用した例を模式的に示す斜視図である。

【図 15】

配線層数が 6 の LSI における、FIB を用いた破壊検査による電源電圧波形測定手法（破壊検査手法）を説明するための模式的な断面図である。

【図 16】

配線層数が 10 の LSI における、FIB を用いた破壊検査による電源電圧波形測定手法（破壊検査手法）を説明するための模式的な断面図である。

【符号の説明】


- 1 LSI（半導体集積回路）
- 1a I/O 回路部
- 1b コア（CORE）回路部

- 1 c 機能回路ブロック
- 1 d 上層電源配線
- 1 e 下層電源配線
- 1 f 測定回路電源配線
- 1 g V I A
- 1 h I / O 回路電源配線
- 1 0 機能回路部
- 1 1 低電源電圧系回路（機能回路）
- 2 0 測定回路部
- 2 1 電源系統波形変換回路
- 2 1 a n チャンネル M O S F E T
- 2 2 接地系統波形変換回路
- 2 2 a p チャンネル M O S F E T
- 3 1 電源系統変動波形出力端子（外部接続用パッド）
- 3 2 接地系統変動波形出力端子（外部接続用パッド）
- 4 1 電源系統変動波形出力配線
- 4 2 接地系統変動波形出力配線
- 5 1 第 1 抵抗素子
- 5 2 第 2 抵抗素子




【書類名】 図面

【図 1】




【図 2】







【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】



【図 15】



【図 16】





【書類名】 要約書

【要約】

【課題】 配線層数が多く且つ動作電圧が低電圧化された半導体集積回路であっても、非破壊検査で電源電圧の変動波形を正確に測定できるようにする。

【解決手段】 L S I 1 内において機能回路 1 1 の近傍に配置され、第 1 定格電源電圧よりも高い第 2 定格電源電圧で動作して電源系統の電圧変動波形を電流波形に変換する電源系統波形変換回路 2 1 と、この電源系統波形変換回路 2 1 によって得られた電流波形を L S I 1 の外部に出力するためのパッド 3 1 と、電源系統波形変換回路 2 1 とパッド 3 1 とを接続すべく L S I 1 内に形成された配線 4 1 とをそなえて構成する。

【選択図】 図 1

特願 2 0 0 3 - 1 2 3 6 5 4

出 願 人 履 歴 情 報

識別番号

[ 0 0 0 0 0 5 2 2 3 ]

1 . 変更年月日

1 9 9 6 年    3 月 2 6 日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中 4 丁目 1 番 1 号

氏 名

富士通株式会社